Google Developers Blog

Unifying Edge AI: How Coral NPU’s open standard brings portable, energy-viable intelligence from model to silicon

8.5内容质量

TL;DR · AI 摘要

Coral NPU通过开放标准统一边缘AI，解决碎片化问题，提升开发效率与部署灵活性。

核心要点

  • Coral NPU采用RISC-V架构，支持跨芯片部署，降低开发复杂度。
  • 新的编译器v1.0支持JAX、PyTorch等框架，实现端到端编译。
  • SR200系列MCU芯片性能达400 GOPS，适用于低功耗边缘设备。

结构提纲

按章节快速跳转。

  1. §边缘AI的挑战

    当前边缘设备面临碎片化工具链和架构的开发难题。

  2. ·Coral NPU架构

    基于RISC-V的开放标准实现跨芯片兼容性。

  3. ›里程碑进展

    发布32位架构、编译器v1.0及SR200系列MCU芯片。

  4. ›性能优化

    10mW平均功耗与1 TOPS算力平衡能效与性能。

  5. ›开发者工具链

    IREE/MLIR编译器支持主流框架直接编译到硬件。

思维导图

用一张图看清主题之间的关系。

查看大纲文本（无障碍 / 无 JS 友好）
  • Coral NPU统一边缘AI
    • 架构创新
      • RISC-V开放标准
      • Matrix Execution Unit
    • 工具链
      • IREE/MLIR编译器
      • 跨框架支持
    • 硬件里程碑
      • SR200系列MCU
      • Coralboard开发套件

金句 / Highlights

值得收藏与分享的关键句。

#Edge AI#Coral NPU#RISC-V#Google#边缘计算
打开原文

统一边缘AI：Coral NPU的开放标准如何实现从模型到芯片的便携、节能智能 - Google Developers Blog

Google Tag Manager (noscript)

End Google Tag Manager (noscript)

HTML

统一边缘AI：Coral NPU的开放标准如何实现从模型到芯片的便携、节能智能

2026年10月20日

Billy Rutledge

工程总监

Google Research

分享

  • Facebook
  • Twitter
  • LinkedIn
  • 邮件

目前最引人注目的AI应用场景正发生在我们身边的设备上。你首先在需要实时理解上下文的可穿戴设备上看到这种应用，而越来越多的企业和工业系统（如自主机器人和智能传感器）也开始采用。这些体验需要低延迟、严格的隐私保护，以及全天候的可靠性，不能依赖持续往返云端的通信。

边缘AI与云端相辅相成，共同打造最佳的AI体验。这些体验依赖于云端与边缘设备之间持续的上下文和智能信息流动，形成一个模型级联系统，在合适的时间将信息在合适的位置进行捕获和处理。边缘上的超低功耗模型可以持续感知并实时响应，当需要更深层次推理时，可以无缝地将任务交给设备端或云端的大型模型。

然而，为边缘设备开发仍然比应有的难度要大得多。虽然云端基础设施已经围绕少数标准软件栈实现统一，但边缘设备却分散在数百种专有芯片架构和不兼容的工具链中。对于机器学习开发者而言，这造成了严重的碎片化问题，导致开发者需要为每个目标芯片重写内核、重新量化模型，并调试特定厂商的编译器。

去年，Google Research提出了Coral NPU，其核心理念很简单：只有通过开放的硬件和软件标准，才能统一边缘设备并释放开发者的生产力和可移植性。我们基于标准的、以机器学习为中心的RISC-V架构，配合可靠的开源工具链，让开发者确信自己的模型可以编译并运行，使团队只需优化一次模型，即可部署到不同的SoC供应商、设备和功耗范围内。

今天，我们在Coral项目上实现了三个重要里程碑：

  • 完整的32位Coral NPU架构（里程碑1-4）：包括我们新推出的矩阵执行单元，可配置最高达1 TOPS的性能，目标推理平均功耗为10mW。
  • 基于IREE/MLIR的Coral Compiler v1.0：一个开源的端到端编译器和仿真工具链，可直接将JAX、PyTorch和TensorFlow模型编译到Coral NPU硬件目标。
  • 新款集成Coral NPU的MCU芯片：发布第二代Synaptics Astra® SR200系列（400 GOPS）微控制器芯片。
  • 新款Coralboard开发套件：推出全新Coralboard™ SR套件，并通过DigiKey实现Coralboard SL（1 TOPS）套件的全球供货。

芯片与软件协同设计：在合适的功耗范围内实现最佳性能

解决边缘碎片化问题不仅仅是发布一个指令集。历史上，许多边缘加速器的设计目标是达到规格表上的高峰值计算性能，而让编译器团队后期再处理软件支持问题。实际上，不支持的神经网络层会退回到通用CPU处理，这可能影响延迟并耗尽电池电量。

我们从一开始就共同设计了Coral NPU架构及其编译器。与追求峰值指标不同，我们的重点是实现可行的能耗计算：为您的应用提供在合适功耗范围内的恰当性能。

完成Coral NPU 32位架构

过去一年中，我们发布了32位Coral NPU设计的前三个里程碑：用于控制流的C语言可编程RISC-V标量前端（里程碑1）、用于SIMD操作的RVV v1.0向量协处理器（里程碑2），以及支持浮点运算的紧密耦合内存子系统（里程碑3）。随着本月矩阵执行单元（里程碑4）的发布，32位架构现已完整。

标量和向量单元非常适合通用控制逻辑和信号处理，但现代机器学习工作负载——从视觉编码器到Transformer注意力层——大部分时间都在进行2D矩阵-矩阵（GEMM）和矩阵-向量（GEMV）乘法运算。在1D向量引擎上运行2D矩阵运算会导致芯片反复从内存加载权重和激活值，这意味着移动数据所消耗的能量可能超过计算本身。

我们的矩阵执行单元利用RISC-V VME规范（正式属于Zvt家族）来满足这一需求，并采用专用的外积乘加（MAC）引擎。由于外积引擎能在单个周期内完成完整的2D瓦片运算（每周期256个MAC操作），它可以直接在本地寄存器中复用权重和激活值。这使核心实现了二次方吞吐量扩展，可配置达到1 TOPS性能。

在低于10mW的功耗范围内拥有专用矩阵引擎，改变了开发者在小电池设备上能构建的应用。设备不再局限于简单的关键词识别或基础运动检测，而是可以运行持续的多模态工作负载，包括Gemma等紧凑型Transformer模型、可穿戴设备上的实时语音翻译、可听设备上的空间音频滤波，以及机器人上的低延迟视觉感知。

为帮助硅芯片团队将这一开源设计直接投入商业生产，完整的32位RTL代码今天已在GitHub上发布。

通过v1.0 IREE/MLIR编译器连接模型与芯片

为避免编写自定义汇编代码就能轻松针对硬件，我们同时发布了开源MLIR/IREE编译器工具链的v1.0基础版本。

借助这一工具链，您可以将来自JAX、PyTorch或TensorFlow的模型通过StableHLO和TOSA等标准表示进行转换。编译器会在主机CPU和Coral NPU核心之间划分工作负载，处理算子融合，将矩阵分块以适配本地SRAM和矩阵累加器，并逐步将工作负载直接转换为Coral NPU的标量、RVV v1.0向量和VME矩阵指令。结合我们的开源MPACT模拟器和参考FPGA设计，软硬件团队可在芯片流片前对模型进行基准测试和硅芯片配置调优。

生态系统实践：从晶圆厂和IP就绪到商业芯片

将开放标准转化为商业硅芯片需要整个半导体价值链的协作。为帮助硅芯片合作伙伴将这一开放设计直接投入商业生产，完整的32位RTL代码今天已在GitHub上开放，我们还与VeriSilicon合作进行设计实现和验证（DV），确保硅芯片流片的即插即用就绪性。同时，我们正在与GlobalFoundries合作其12LP+ FinFET工艺——在核心时序上加速70%，并在RTL迭代过程中减少标准单元面积达15%，并持续评估12LP+超低功耗库在Matrix Execution Unit中的应用。

在商业硅芯片领域，我们与Synaptics的合作展示了这一开放标准如何快速转化为不同功耗预算下的真实硬件，而无需分割软件体验。

在Synaptics Tech Day（2026年10月20日），Synaptics将推出三款基于Coral NPU技术并支持开放IREE/MLIR工具链的商业硅芯片和硬件产品：

  • 第二代硅芯片——Synaptics Astra SR200系列：本月流片并上市，SR200系列集成第二代Coral NPU IP（包括Milestone 2 RISC-V Vector Core支持），以超低功耗MCU封装实现400 GOPS性能。专为电池供电的可穿戴设备和工业传感器节点设计。
  • 新款Synaptics Coralboard SR开发套件：由Astra SR200系列驱动的新一代Coralboard SR开发套件，专为MCU级边缘计算和物理AI应用的快速原型开发设计。
  • Synaptics Coralboard SL正式上市：继在Google I/O上的限量版预览后，Coralboard SL现已通过DigiKey全球发售，SDK和文档可在Synaptics Coralboard开发者页面获取。搭载Astra SL2619处理器和1 TOPS Torq™/Coral NPU子系统，为基于Linux的物联网和机器人设备提供Transformer和多流视觉加速。

由于这两款产品系列均基于相同的架构和编译器基础，机器学习团队只需优化一次模型，即可通过相同的流程部署到毫瓦级可穿戴设备（Coralboard SR）或1 TOPS级开发板（Coralboard SL）。与硬件和模块化系统合作伙伴Grinn联合开发的Coralboard系列，还为团队提供了从开发套件原型设计到商业量产硬件的直接路径。

立即使用Coral NPU开发

在32位架构和v1.0编译器栈就绪后，我们已开始推进路线图的下一阶段，包括64位Coral NPU架构以及支持CHERI安全机制。

无论您是正在设计定制边缘SoC、开发机器学习编译器，还是将模型部署到可穿戴设备和机器人中，Coral NPU都能为您提供从模型到硅芯片的开放路径。立即开始：

  • 阅读文档：访问developers.google.com/coral获取架构指南、文档和教程。
  • 探索代码：在GitHub上查看完整的32位RTL代码（包括Milestone 4 Matrix Execution Unit）、v1.0 IREE/MLIR编译器栈以及MPACT模拟器。
  • 获取开发套件：立即在DigiKey订购现已上市的Synaptics Coralboard SL，并在Synaptics Coralboard开发者页面探索全新的Astra SR200系列和Coralboard SR。

posted in:

  • 移动设备
  • 人工智能
  • 宣布消息
  • 行业趋势
  • 解决方案
  • 探索
  • 影响力
  • 解决方案
  • 物联网
  • 谷歌研究
  • OpenXLA
  • Coral NPU
  • Synaptics Astra
  • MLIR
  • Gemma
  • 机器学习
  • 可穿戴设备
  • 边缘人工智能
  • RISC-V
  • IREE
  • 开源
  • 设备端AI
  • Coralboard

上一篇

下一篇

相关文章

列表

移动应用

网页

案例研究

公告

使用 LiteRT Tensor API 为边缘设备进行原生模型开发

2026年10月19日

人工智能

学习

通过 Model Explorer 为自定义边缘编译器带来可视化图调试功能

云服务

最佳实践

在 TPU 上推出新的 vLLM 和 SGLang 推理引擎

将 TorchTPU 集成到 TorchTitan 并优化 TPU 模型

导航点 /